计算机体系结构论文

高 级 计 算 机 体 系 结 构
题目: 计算机体系结构的发展史 2015年12月 计算机体系结构的发展史 摘要 本文回顾了计算机体系的发展历程，并分析了计算机体系的发展和技术研究的关键: Cell和多核等新型处理结构和可重构计算技术。提出了新的计算机体系结构，为计算机研究和应用提供参考。 关键词： 计算机体系 微处理器 多处理器 可重构 多核  目录 引言 1 计算机体系的发展历程 1 Cell和多核等新型处理器结构带来新的方向 3 可重构技术与多核技术的融合 6 引言 现代计算机的发展历程可以分为2个时代：串行计算时代和并行计算时代。并行计算是在串行计算的基础上，由一组处理单元组成，处理单元彼此通过相互之间的通信与协作，共同高速完成一项大规模的计算任务。而每一个计算时代都是从体系结构的发展开始，然后才是基于该结构的系统软件(特别是编译器与操作系统)、应用软件的发展，最后随着问题求解和发展而达到顶峰。 计算机系统结构也可以称为计算机体系结构。1964年Amdahl等人提出了计算机系统结构这个概念。他们把系统结构定义为程序员所看到的计算机系统的属性，即计算机系统的概念性结构与功能属性。这些属性是机器语言程序设计者（或者编译程序生成系统）为使其所设计（或生成）的程序能在机器上正常运行，所需遵循的计算机属性。这些属性是计算机系统中由硬件或固件完成的功能，程序员在了解这些属性后才能编出在传统机器级上正确运行的程序。因此，计算机系统结构概念的实质是确定计算机系统中软硬件的界面。界面之上是软件的功能，界面之下是硬件和固件的功能。 微电子技术和封装技术的进步，使得高性能的VLSI 微处理器得以大批量生产，性能价格比不断合理，这为并行多处理机的发展奠定了重要的物质基础。 计算机系统性能增长的根本因素有两个：一是微电子技术，另一个是计算机体系结构技术。五十年代以来，人们先后采用了先行控制技术、流水线技术、增加功能部件甚至多机技术、存储寻址和管理能力的扩充、功能分布的强化、各种互联网络的拓扑结构以及支持多道、多任务的软件技术等一系列并行处理技术，提高计算机处理速度，增强系统性能。多处理机体系结构是计算机体系结构发展中的一个重要内容，已成为并行计算机发展中人们最关注的结构。 计算机体系的发展历程 随着计算技术的发展，计算机体系也在不断发展变化。20世纪60年代初期，随着晶体管和磁芯存储器的出现，处理单元和存储器实现小型化，并行计算机开始出现。到了20世纪60年代末期，单一处理器中可以集成多个功能单元，产生了流水线技术。该技术与单纯提高CPU时钟频率相比，大大提高了并行计算机系统的性能。 当时，伊利诺依大学和Burroughs公司开始着手实施Illiac Ⅳ计划，研制1台64颗CPU的SIMD主机系统，涉及到相关硬件技术、体系结构、I/O设备、操作系统、程序设计语言，以及包括应用程序在内的众多研究课题。1975年，随着一台规模大大缩小的原型系统(仅使用了16颗CPU)的面世，新的计算技术也得到了发展。 首先是存储系统的概念，提出了虚拟存储和缓存的思想，大大提高了计算机的整体性能。其次是半导体存储器开始代替磁芯存储器，大大缩小了存储器的体积并提高了访存速度。集成电路技术也被广泛而迅速地应用到计算机技术中。 1976年Cray-1问世，向量计算技术被应用到高性能计算机中。Cray-1对所使用的逻辑电路是经过精心设计的，采用RISC精简指令集，引入向量寄存器，完成向量运算。 20世纪80年代开始，微处理器技术高速发展，随着机器的字长从4位、8位、16位一直增加到32位、64位，其性能也随之显著提高。 卡内基·梅隆大学提出共享存储多处理器体系结构，并在当时流行的DEC PDP-11小型计算机的基础上研制出1台由16台PDP-11/40处理机通过交叉开关与16个共享存储器模块相连接而成的共享存储多处理器系统C.mmp。伯克利加州大学对基于SMP方式的总线协议进行扩展，提出了Cache一致性问题的处理方案。从此，C.mmp开创出的共享存储多处理器体系结构便成为服务器和桌面工作站的主流。 20世纪80年代中期，基于消息传递机制的并行计算机开始出现，加州理工学院将64个i8086/i8087处理器通过超立方体互连结构连接起来。此后，便先后出现了Intel iPSC系列、INMOS Transputer系列、Intel Paragon，以及IBM SP的前身Vulcan等基于消息传递机制的并行计算机。RISC 精简指令集计算机，用20%指令的组合实现了CISC 计算机指令系统不常用的80%指令的功能。在提高性能方面，RISC 采用了超级流水线、超级标量、超长指令字并行处理结构；多级指令Cache；编译优化等技术，充分利用RISC 的内部资源，发挥其内部操作的并行性，从而提高流水线的执行效率。 20 世纪80 年代后期，RISC 处理机的性能指标几乎以每年翻一番的速度发展，它对于提高计算机系统的性能和应用水平起着巨大的作用。目前， 由Intel 和HP 两家公司联合开发的基于IA—64 架构的Merced 芯片， 并由其共同定义的显式并行指令计算技术EPIC(Explicitly Parallel Instruction Computing )，将为微处理器技术的发展带来突破性进展。EPIC 技术主要指编译器在微处理器执行指令之前就对整个程序的代码作出优化安排，编译器分析指令间的依赖关系，将没有依赖关系的指令(最多3 个)组成一“组”，由Merced内置的执行单元读入被分成组的指令群并执行。从理论上讲，EPIC 可以并行执行3 倍于执行单元数的指令。64 位体系结构的Merced 芯片还采用了指令预测、数据预装等技术，可以显著地减少实际执行程序的长度，同时增强语句执行的并行性，经过代码的重组，程序的执行时间比基于传统体系结构的微处理器几乎减少了一半；更加不同凡响的是，可以消除分支预测错误的三分之二。IA—64 微处理器具有128 个通用寄存器以及128 个浮点寄存器，而目前基于RISC 的微处理器通常只有32 个寄存器。它还具有更为丰富的与大量寄存器相连的附属功能部件，使得其应用更为广泛，同时内部各功能部件之间的可伸缩性扩展了机器的“宽度”， 提高了系统的性能。容量更大的Cache 以及更多的读写端口， 使得基于IA—64 微处理器的速度不再受到存储延迟的限制。EPIC 设计的Merced 芯片可并行处理十几个运算，而当今最优秀的芯片也只能并行处理4 个运算操作。EPIC 芯片用并行方式执行任务而不用顺序执行，这将使其速度比现在的CISC 和RISC 芯片至少快两倍。只有0.18 微米微小距离的迹线间宽度也使芯片时钟能够达到900MHZ。使用EPIC 设计的Merced 是第一个被分为三部分的芯片：一部分运行CISC，另一部分运行RISC，第三部分运行EPIC。把三种体系结合于一块芯片意味着现存的应用程序将仍然可以运行在基于新芯片的服务器上。 Cell和多核等新型处理器结构带来新的方向 随着人们对计算机CPU速度的不断追求和微电子技术的发展及限制，一种新的处理器结构开始出现，它就是Cell和多核架构技术的实现。 Cell架构是1个单芯片多核处理单元，处理单元之间共享存储器资源。与多核处理器不同，Cell主要采用协处理器方式，然后依靠多个处理器并行技术来实现运算速度的提高。尽管存在应用程序难以充分利用的弊病，但是其综合效率以及功耗控制都非常理想，开创了完全可扩展的架构模式。从而为大型机、服务器、以至包括手机在内的所有消费类电子产品提供1个统一的架构平台。只需要改变频率、内核数量等相关参数，即可保证在1个机器上开发、在所有机器上运行，大大节省了软件移植所带来的费用。因此，使用Cell的手机完全可以与相应的服务器进行直接沟通和资源共享，从而把这些小资源集合成为一个庞大的计算资源，构成一个真正的信息化时代。在这个资源体系中，每个资源节点可能是微不足道的，但是每个节点的运算都可能被整个资源库无穷放大，从而构成一个完整的Cell网络，为消费类电子的信息网络化带来真正的革命。 多核处理器的出现则是一场新的计算方式的革命[1，2]。2006 年，处理器开始从单核向多核处理器发展，多核处理器已不再局限于高端服务器，开始向 PC机普及，多核处理器使 PC 机变成并行式计算机。在多核处理器逐渐成为市场主导后，怎样利用多核的优势来优化并行程序设计成为一个需要研究和解决的问题。多核设计的出现为摩尔定律转向基辛格规则带来了生命力。英特尔推出了双核、四核至强和双核安腾处理器，AMD也推出了双核、四核皓龙芯片，IBM的Power5+芯片也是双核设计，针对HPC和图形运算的Cell芯片更是拥有1+8个核，SUN公司的Ultrasparc T1拥有8个核，Clearspeed(96核)、思科NPU（192核）、RIKEN（512核）更是推出了拥有数十个甚至数百个核的芯片，预计到2020年，千核CPU也会诞生。同时，多核技术在高性能计算中也已获得了广泛应用。  INCLUDEPICTURE "http://files.chinaaet.com/old/uploadfiles/jishu/jslw/20090723022029421.gif" \* MERGEFORMATINET 
 3可重构计算技术带来新的亮点    以前的计算机硬件技术都是固件化的，无法随着环境的改变而改变，产生大量的电子垃圾，不利于环保经济的发展，而可重构计算技术的出现则为我们带来了曙光。可重构计算就是通过实现硬件的可编程技术来满足不同计算任务的需求，从而达到最佳性能，且要求这种硬件结构的变化能实时地适应计算任务要求的变化。这种体系结构可变的特点，可以满足实际应用中的多元化需求。实现可重构计算的底层技术有FPGA（现场可编程门阵列）和CPLD编程技术。    在处理器芯片体系结构设计中采用可重构计算技术的基本思想是通过动态配置片上大量的处理单元、存储单元和互连单元，来支持各种不同类型并行性的计算模型，从而能在一个很宽的应用范围内达到高性能，